在线情况
楼主
  • 头像
  • 级别
  • 门派
  • 职务总版主
  • 声望+9
  • 财富5
  • 积分3065
  • 经验390674
  • 文章6744
  • 注册2006-03-07
高精度模数转换器架构权衡
转载:今日电子  作者:德州仪器公司 Robert Schreiber
   在考虑采样率不到一百万次采样每秒 (MSPS) 的高精度模数转换器 (ADC) 时,有两种主要选择:逐次逼进寄存器 (SAR) 和 Delta-Sigma 架构。为了针对应用选择合适的 ADC 架构,最重要的是了解每种架构的基本运作方式,以及架构的运作将如何对应用产生影响。
   SAR 架构是高精度应用中最常用的 ADC 架构之一。SAR ADC 的基本原理是连续比较模拟输入和二进制加权参考电压。SAR 架构的精度主要取决于 ADC 元件的精度及模拟性能——电容器匹配、DAC 建立时间,以及比较器的准确度与速度。为了使性能达到最高,通常在该架构中采用微调。
  目前,实施 SAR 结构的通常方法是采用电容数模转换器 (C-DAC) 结构。该结构是采用二进制加权实施。这意味着每个位都具有一个二进制加权值{如:MSB = 1/2 满度, (MSB-1) = 1/4 满度,(MSB-2) = 1/8满度,......}。转换过程是从 MSB 到 LSB 逐位进行。模拟输入首先与 1/2 满度比较。如果模拟输入大于1/2 满度,则建立 MSB,然后与 3/4 满度(1/2 满度 + 1/4 满度)比较。如果模拟输入低于 1/2 满度,则清除 MSB,然后与 1/4 满度比较。该过程一直进行到完成最后的位比较。这意味着,对于18位的 SAR ADC,整个转换过程需要连续进行 18 次比较。但是,这些比较很快就会完成,因此延迟时间非常短。
           [IMGA]http://www.epc.com.cn/magzine/20060105/20050805155946.jpg[/IMGA]
  图1 是标准 SAR ADC 的方框图。该设备的转换时钟是内置式,这进一步简化了设备的使用。在 CS(芯片选择)位于低位时把 CONVST(转换开始)引脚置于低位可启动转换。该操作可将设备从采样模式转变到保持模式。BUSY 输出在转换过程中升高,而在转换结束后下降。RD 与 CS 引脚均置于低位,以便实现具备转换的并行输出总线。因此,实施ADC转换极其简便。
          [IMGA]http://www.epc.com.cn/magzine/20060105/20050805155958.jpg[/IMGA]
SAR ADC具有尺寸小、功耗低、延迟时间短,以及简便易用等优点。SAR ADC 的不足之处在于:为了达到良好的性能,需要进行微调,同时需要更严格的前端过滤,以便防止混淆(anti-aliasing)。SAR ADC 应用的绝好实例是电机控制,在该应用中需要无延迟的快速采样。
  这些采样速率的其他常用ADC架构是Delta-Sigma 架构。Delta-Sigma架构与 SAR架构不同,为取得高性能,Delta-Sigma 架构更依赖数字处理技术,而非元件匹配及模拟精度。Delta-Sigma架构的主要原理是模拟输入的过采样。
  Delta-Sigma ADC 的主要元件是调制器及数字滤波器。调制器是由差动器、积分器和比较器构成,它们一起构成一个反馈环路。调制器以大大高于模拟输入信号带宽的速率运行,以便提供过采样。模拟输入与反馈信号(误差信号)进行差动 (delta)比较。该比较产生的差动输出馈送到积分器(sigma)中。然后将积分器的输出馈送到比较器中。比较器的输出同时将反馈信号(误差信号)传送到差动器,而自身被馈送到数字滤波器中。这种反馈环路的目的是使反馈信号(误差信号)趋于零。比较器输出的结果就是1/0 流。该流如果1密度较高,则意味着模拟输入电压较高;反之,0密度较高,则意味着模拟输入电压较低。接着将1/0流馈送到数字滤波器中,该滤波器通过过采样与抽样,将1/0流从高速率、低精度位流转换成低速率、高精度数字输出。
         [IMGA]http://www.epc.com.cn/magzine/20060105/20050805160013.jpg[/IMGA]
对于 Delta-Sigma 架构,应注意几个关键点。首先,因为 Delta-Sigma ADC 的采样速率一般比相关模拟信号高很多,因此可消除防混淆滤波器转降。这可以简化模拟前端。其次,该架构是内在线性的。再次,所采用的精湛数字处理技术及滤波可提供极高的动态范围。这些技术通常包括系统中的干扰排除,如线路频率噪音。最后,由于内在滤波,这种架构总存在延迟。尽管某些 Delta-Sigma ADC 制造商声称无延迟,这其实不可能。在这些实施中,可采用设计技巧掩盖延迟。
  Delta-Sigma 架构的实施范围从极其简单的实施到非常复杂的高度集成解决方案。更复杂的实施可实现数字滤波器的高级编程,以根据应用定制 ADC 的性能。
  图 2 显示了 Delta-Sigma ADC 的简单实施。该设备简单通过串行 I2C 接口写入进行配置。然后,ADC 结果通过 I2C 接口读取。
         [IMGA]http://www.epc.com.cn/magzine/20060105/20050805160026.jpg[/IMGA]
图 3 显示了一种更为复杂的实施。这种特殊的 ADC 集成了多种功能,其简化了系统设计,但却增加了设备的复杂性。该设备通过串行接口进行配置;然而,接口却是串行外设接口 (SPI)。由于设备附加的功能以及控制抽样的能力,因此该设备的配置更加复杂,但其基本操作相同。该设备通过 SPI 写入配置寄存器进行配置。在转换完成后,DRDY 线路下降。该线路可连接到中断引脚,以简化数据的传输与处理。

 图 4 显示了最先进的 Delta-Sigma ADC。该ADC不但集成了模拟功能,而且还集成了CPU。这极大简化了系统设计,并增加了设备的复杂性。该ADC通过内部寄存器由CPU直接进行配置及控制。该设备的优点包括对调制器、数字滤波器,以及数字处理功能的完全控制。
  Delta-Sigma ADC 的优点包括极高的精度、极优越的线性、无需微调,以及更低的防混淆要求。其不足之处是存在延迟、尺寸较大、功耗较高。Delta-Sigma ADC 的一些极佳应用包括温度测量,这需要非常高的精度,但采样率极低。Delta-Sigma ADC 的另一应用是音频,这需要极高的动态范围。
 表1总结了这两种架构的优点与缺点。根据所列对比,可更准确地决定采用哪种架构。
           表1 SAR与Delta-Sigma两种架构ADC性能比较
参数    SAR架构                       Delta-Sigma架构
精度     12-18位                         16-24位
线性   取决于ADC组件-可能需要微调      内在线性极高
延迟     极低                           取决于滤波器
功耗       低                              较高
尺寸       小                              较大
其他问题 可能需要急速转降防混淆波器   无需转降防混淆波器
                                       可减少/消除干扰

作者介绍:Robert Schreiber 为 TI 负责微系统产品的生产线经理,获得了俄克拉荷马州立大学电气工程学士和西方国际大学工商管理硕士,具有 10 多年的模拟及数字系统设计与应用经验。
[COLOR=#0000ff]欢迎发贴分享设计心得、开源DIY...[/COLOR]
Powered by LeadBBS 9.2 .
Page created in 0.6084 seconds with 5 queries.